基于 FPGA IP 核的双通道 ASI 发送系统的设计