Bit-Slice 형 CPU 의 Next Address 제어부와 Branch 제어부의 설계