Vertically Stacked Gate-All-Around Si Nanowire CMOS Transistors with Reduced Vertical Nanowires Separation, New Work Function Metal Gate Solutions, and DC/AC Performance Optimization
暂无分享,去创建一个
H. Mertens | R. Ritzenthaler | M. Kim | G. Mannaert | K. Devriendt | H. Dekkers | A. Chasin | A. Dangol | D. Mocuta | N. Horiguchi | J. Mitard | K. Kenis | V. Peña | N. Yoshida | G. Santoro | Y. Lin | S. Sun | Z. Chen | J. Machillot | N. Kim