Substrate Fed Threshold Logic을 이용한 전 가산기의 제작