Resumen
Actualmente los ordenadores trabajan cada vez mas rapidos, esto se debe a que, al realizar ciertas tareas, el acceso a la informacion solicitada por el procesador se adquiere desde la memoria RAM en el menor tiempo posible, sin embargo, mientras se realiza este proceso se pierde la oportunidad de ejecutar otras tareas. La memoria cache es la encargada de solucionar el problema a traves de la manipulacion de los bloques de memoria, la actualizacion y escritura en cache utilizando los algoritmos de sustitucion. El presente documento presenta el desarrollo de un simulador para algoritmos de sustitucion y escritura de memoria cache, dicho simulador esta basado en lenguaje HTML5 y JavaScript. El objetivo de este software es servir como apoyo en la imparticion de clases para docentes a nivel licenciatura y comprender facilmente el funcionamiento de la memoria cache, en la que intervienen las politicas de ubicacion, extraccion, reemplazo y escritura. Palabras clave : simulador, memoria cache, algoritmos de sustitucion, procesador, politicas de reemplazo.
Abstract
Currently computers are working faster and faster, one the reasons is when performing certain tasks, access to the information requested by the processor is acquired from the RAM in the shortest time possible, however, while this process is taking place the opportunity to perform other tasks is lost. The cache memory is responsible for solving the problem through the manipulation of memory blocks, updating and caching using replacement algorithms. This document presents the development of a simulator for replacement algorithms and cache writing, said simulator is based on HTML5 and JavaScript language. The objective of this software is to serve as support in teaching classes for teachers at the undergraduate level and easily understand the operation of the cache, which involves the policies of location, extraction, replacement and writing.
Keywords : simulator, cache memory, replacement algorithms, processor, replacement policies.
[1]
Carina Soledad González González,et al.
SIMDE: un simulador para el apoyo docente en la enseñanza de las Arquitecturas ILP con planificación dinámica y estática
,
2004
.
[2]
Gamantyo Hendrantoro,et al.
Early result from adaptive combination of LRU, LFU and FIFO to improve cache server performance in telecommunication network
,
2015,
2015 International Seminar on Intelligent Technology and Its Applications (ISITIA).
[4]
José Lisandro Aguilar Castro,et al.
Cache memory coherence protocol for distributed systems
,
2007
.
[5]
Jun Yu,et al.
understanding Cache Policy to Evaluate Write Performance with Hierarchical Hardware
,
2018,
2018 10th International Conference on Intelligent Human-Machine Systems and Cybernetics (IHMSC).
[6]
Oscar Camacho Nieto,et al.
Diseño de Sistemas de Memoria Cache de Alto Rendimiento aplicando Algoritmos de Acceso Seudo-Especulativo
,
2003,
Computación y Sistemas.
[7]
Tian Yue,et al.
The design and implementation of LRU-based web cache
,
2013,
2013 8th International Conference on Communications and Networking in China (CHINACOM).
[8]
Juan E. Navarro,et al.
Simulación bajo memoria compartida de un sistema distribuido que simula memoria compartida
,
1997
.