16 비트 고정소수점 파이프라인 DSP 설계 및 구현

본 논문은 16-비트 고정 소수점 파이프라인 DSP 설계 및 구현을 다루고 있다. 제안된 DSP는 211개의 명령어와 6단 파이프라인을 갖추고 있으며, MAU, 40-비트 베럴 쉬프터, 40-비트 누산기 및 내부램 등의 기능 블록을 포함하고 있다. RTL code는 verilog HDL을 사용하였으며 69,860 게이트 규모를 가진다. 시뮬레이션 검증은 상용 시뮬레이터의 결과를 비교하며 수행하였으며, 개별 명령어 및 MP3 decoder, ADPCM vocoder 알고리즘을 통하여 호환성을 검증하였다. 또한 0.25um CMOS 공정으로 칩을 제작하여 PCB를 제작하여 l06MHz 클럭 하에 검증하여 정상적으로 동작됨을 확인하였다.