선택적으로 클럭 신호를 입력하는 저 전력 전류구동 디지털-아날로그 변환기

이 논문은 선택적으로 클럭 신호를 입력하는 저 전력 전류구동 10비트 D/A 변환기 회로를 제안한다. 제안하는 DAC는 0.13㎛ CMOS 공정을 사용하여 설계 및 레이아웃을 하였다. 제안하는 DAC는 입력 데이터가 변하는 전류원 셀에만 클럭신호를 인가하여 클럭 전력 소모를 줄인다. 클럭 전력 소모는 입력 주파수가 1.25㎒ 와 10㎒ 일 때 각각 30.9% 와 36.2% 감소된다.