Development of Continuous Capture Test Architecture in the Boundary Scan

ABSTRACT In boundary scan architecture, test stimuli are shifted in one at a time and applied to the on-chip system logic. The test results are captured into the BSR and are examined by subsequent shifting. In this paper, we developed a continuous capture test architecture and test procedure using TPG based on boundary scan is used to performance test. In this architecture, test patterns of TPG are applied to CUT with system clock rate, and response of CUT is continuously captured by CBSR(Continuous Capture Boundary Scan Register) at the same rate and the captured results is shifted to TDO at the same rate. The suggested a continuous capture test architecture and test procedure is simulated by Altera Max+Plus 10.0. The simulation results shows the accurate operation and effectiveness of the proposed test architecture and procedure.Keywords:DFT, Boundary Scan, IEEE1149.1, Runtime Test 1. 서 론 1) 경계면 스캔 구조는 대상회로에 대한 표준적인 시험구조로 개발되었으며, 회로에 대한 표준적인 접근을 허용케 하는 시험구조로서 대부분의 칩 제조사에서 사용하는 시험 구조이다. 경계면 스캔 구조는 각 IC 칩의 모든 입출력포트에 기억소자를 두고, 이것을 직렬 쉬프트 레지스터 스캔경로로 연결시키는 기능을 추가하는 것이다. 경계면스캔을 이용하면 IC 칩들의 모든 초단입력(Primary Input: PI)과 종단출력(Primary Output: PO)을 하나의 경계면스캔 입력(TDI)과 한 경계면스캔 출력(TDO)을 가진 쉬프트 레지스터 직렬체