Restructuring hexagonal arrays of processors in the presence of faults

Le probleme de la tolerance de fautes dans les processeurs VLSI a ete traite par diverses methodes pour des reseaux lineaires et rectangulaires. Des reseaux hexagonaux ont servi pour divers algorithmes de calcul et paraissent plus souples dans la reconfiguration du reseau pour s'adapter a un algorithme donne. Il semble utile de developper une strategie de tolerance de fautes pour ces reseaux