VHDL 표현으로부터의 시간 지연 합성 ( Timing Synthesis from VHDL Description )