32bit RISC core를 위한 On-Chip Debug Unit 설계 및 검증

본 논문은 디버깅 로직의 기본 개념과 32비트 RISC형 프로세서인 ARM7 코어의 동작을 디버깅할 수 있는 On-Chip Debug Unit (OCDC)를 설계하고 프로세서에 내장하여 검증하는 과정을 소개한다. OCDU는 디버깅에 필요한 컨트롤 신호를 만드는 TAP(Test Access Port), 프로세서의 동작을 모니터링 하는 ICE(In Circuit Emulator), 3개의 스캔 체인을 포함하고 있다. OCDU와 프로세서 코어를 집적하여 FPGA로 구현한 후 device 인식, JTAG(Joint Test Action Group) 명령어 수행, 프로세스 내부의 레지스터와 메모리의 읽기 및 쓰기, break 및 watch-point 설정과 같은 ICE 기능을 체크하여 정상적인 동작을 하는 것을 확인하였다.