Modélisation au niveau transactionnel de l'architecture et du contrôle relatifs à la gestion d'énergie de systèmes sur puce. (TLM modelling of architecture and control of power management structure for system on chips)

Les systemes embarques sur puce (SoC) envahissent notre vie quotidienne. Avec les progres technologiques, ils integrent de plus en plus de fonctionnalites complexes impliquant des charges de calcul et des tailles de memoire importantes. Alors que leur complexite est une tendance cle, la consommation d’energie est aussi devenue un facteur critique pour la conception de SoC. Dans ce contexte, nous avons etudie une approche de modelisation au niveau transactionnel qui associe a un modele fonctionnel SystemC-TLM une description d’une structure de gestion d’un arbre d’horloge decrit au meme niveau d’abstraction. Cette structure developpee dans une approche de separation des preoccupations fournit a la fois l’interface pour la gestion de puissance des composants materiels et pour le logiciel applicatif. L’ensemble des modeles developpes est rassemble dans une librairie ClkARCH. Pour appliquer a un modele fonctionnel un modele d’un arbre d’horloge, nous proposons une methodologie en trois etapes : specification, modelisation et simulation. Une etape de verification en simulation est aussi consideree basee sur des contrats de type assertion. De plus, nos travaux visent a etre compatibles avec des outils de conception actuels. Nous avons propose une representation d’une structure de gestion d’horloge et de puissance dans le standard IP-XACT permettant de produire les descriptions C++ des structures de gestion de puissance du SoC. Enfin, nous avons propose une approche de gestion de puissance basee sur l’observation globale des etats fonctionnels du systeme dans le but d’eviter ainsi des prises de decisions locales peu efficaces a une optimisation de l’energie.