900MHz UHF대역 RFID 응용을 위한 Integer-N PLL주파수 합성기 설계
暂无分享,去创建一个
본 논문은 전하펌프와 클록트리거 회로를 사용하는 프리스케일러가 포함된 UHF RFID 응용을 위한 900MHz Integer-N 방식의 주파수 합성기를 소개한다. 쿼드러처 출력이 가능한 전압제어발진기와 프리스케일러, 위상주파수검출기와 전하펌프 및 아날로그 고정 검출기는 0.35-㎛ CMOS 공정으로 설계되었다. 주파수 분주기는 verilog-HDL 모듈을 통해 설계되었으며 mixed-mode 시뮬레이션을 통해 디자인을 검증하였다. 전압제어발진기의 동작 주파수영역은 828MHz에서 960MHz이고 위상이 90도 차이나는 쿼드러처 신호를 출력한다. 시뮬레이션 결과로 위상잡음은 100KHz offset 주파수에서 -102dBc/Hz 이었으며, 고착시간은 896MHz에서 928MHz까지 32MHz step을 천이할 때 4us이다.
[1] R. C. Den Dulk. Digital PLL lock-detection circuit , 1988 .
[2] 이영철,et al. U-Health Care 환경을 위한 유·무선 통합 게이트웨이 개발 , 2009 .
[3] William F. Egan,et al. Frequency synthesis by phase lock , 1981 .
[4] S. Raman,et al. Analysis and Design of a CMOS Phase-Tunable Injection-Coupled LC Quadrature VCO (PTIC-QVCO) , 2009, IEEE Journal of Solid-State Circuits.