Testfallgenerierung für SystemC-Designs mit abstrakten Modellbeschreibungen

Bei dem Entwurf von eingebetteten Systemen spielt die Verifikation eine entscheidende Rolle. SystemC hat sich fur die Modellierung gemischter Hardware/SoftwareSysteme, vor allem auf hoher Abstraktionsebene, durchgesetzt. Fur solche High-level SystemC-Modelle existieren allerdings heutzutage keine Werkzeuge zur formalen Verifikation, weshalb oftmals simulative Verfahren zur Verifikation der Modelle benutzt werden. Wunschenswert sind dabei Testfalle, die effizient bestimmte Modellzustande erreichen. Dadurch lassen sich Testressourcen sparen, oder die Anzahl von uberprufbaren Testfallen erhohen. Fur die Generierung von effizienten Testfallen stellen wir in dieser Arbeit eine Methode vor. Eine formale und abstrakte Modellbeschreibung dient dafur als Basis. Der Eigenschaftsprufer OneSpin 360 MV TM