다층 레벨 VHDL 시뮬레이터의 설계 ( Design of a Multi-level VHDL Simulator )