文
论文分享
演练场
杂货铺
论文推荐
字
编辑器下载
登录
注册
A 40 GHz CMOS PLL With −75-dBc Reference Spur and 121.9-fsrms Jitter Featuring a Quadrature Sampling Phase-Frequency Detector
复制论文ID
分享
摘要
作者
参考文献
暂无分享,去
创建一个
C. Boon
|
Yuan Liang
保存到论文桶