결함허용 시스템에서의 고속 메모리를 위한 에러검출기의 설계

본 논문은 결함 허용 컴퓨터 시스템의 주요 부분의 하나인 에러 검출과 수정에 관한 연구의 일부분으로 고속으로 동작하는 메모리의 데이타 입출력에서 에러를 검출하기 위한 에러 검출기를 설계하였다. 에러 검출의 일반적인 특성과 방법들을 고찰한 후 Modified-Hamming Code를 사용한 에러 검출기를 설계하고 결과를 Simulation 하였다.