고성능 실시간 다중 얼굴 검출을 위한 IP 설계 및 FPGA 구현

본 논문에서는 물체를 인식 할 수 있는 인공지능 로봇이나 사용자인식을 위한 보안통제시스템 등에 응용 시킬 수 있는 FPGA 기반 고성능 실시간 얼굴 검출 하드웨어 설계 및 구현 기법을 제안한다. 고성능 얼굴 검출 검증을 위해 조명변화에 강인한 얼굴 학습 영상들을 이용하였으며, 학습 영상을 MCT(Modified Census Transform) 변환 후 얻어진 특징에 Adaboost 알고리즘 학습 과정을 거쳐 얻어진 데이터를 이용하여 고성능 얼굴 검출 IP를 검증 하였다. 검출율의 최대화와 오검출율을 최소화시키기 위해 잡음제거 필터부분, 메모리제어 시스템부분, 프레임 처리부분, MCT변환 부분, 데이터 분석부분, 데이터 처리부분, 영상크기 조절부분, 데이터 집합부분, 영상출력 처리부분 등으로 하드웨어구조를 설계하였으며, Xilinx사의 Virtex5 XC5VLX330 FF1760 FPGA 장치를 이용하여 구현 검증 하였다. 검증한 결과 실시간 초당 최대 149프레임의 속도로 최대32개의 얼굴이 동시 검출 가능함을 확인했고, 기존 최고 성능의 알고리즘 보다 향상된 결과를 제공함을 확인하였다.